PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-016348

(43)Date of publication of application: 24.01.1986

(51)Int.CI.

G06F 12/08

(21)Application number: 59-136621

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

03.07.1984

(72)Inventor:


NOJI TAMOTSU

(54) BUFFER MEMORY DEVICE

(57)Abstract:

PURPOSE: To reduce the overhead for expulsion of old blocks from a buffer memory at a block replacement time by forcecasting a block in the buffer memory which is considered to be unnecessary in the propression of a program and preparing for expulsion of these blocks.

CONSTITUTION: As an optional desired program is executed, an address array AA4 is accessed, and contents of its lines AWD are read out to AA output signal lines 8aW8d, and program identifiers (PID) in their entries and a program identifier (CPID) of the present executing program on a CPID output signal line 10 are compared with each other by comparators 11aW11d. S flags in AA data registers 13aW13d are set or reset by outputs of comparators 11aW11d. An S flag detecting circuit 16 generates the signal which selects reset registers out of AA data registers 13aW13d, and this signal is sent to a selector 18.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭61 - 16348

@Int_Cl_4

識別記号

庁内整理番号

❸公開 昭和61年(1986)1月24日

G 06 F 12/08

8219-5B

審査請求 未請求 発明の数 1 (全4頁)

公発明の名称 バツフア・メモリ装置

②特 顧 昭59-136621

29出 願 昭59(1984)7月3日

砂発 明者 野 地 鎌倉市上町屋325番地 三菱電機株式会社計算機製作所内

⑪出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

弁理士 曽 我 道 照 外3名 砂代 理 人

▲ 発明の名称

パッファ・メモリ装置

ュ 特許請求の範囲

(1) 主メモリ芸婦に記憶されている道数個のブ ロックに分けられたデータの所要部分の写しをブ ロック単位で格納し、演算処理装置によつてアク セスされるパッフア・メモリ装置において、任意 のプロック内のデータが上記パッファ・メモリ技 健化格納されているか否かを指示するエントリ情 報を保持するアドレスアレイが設けられ、上記エ ントリ情報には、少なくとも、上記パツファ・メ モリ装置内の対応するプロックにおけるゲータが 異しているプログラムを厳別するための情報、お よび、当該データを含むプロックが追い出し可能 であるか否かを指示するための情報が含まれてい ることを特徴とするペッファ・メモリ装置。

(4) 上記エントリ情報には、上記パッフア・メ モリ装置内の対応するプロックにおけるデータの 有効性を指示するための情報が更に含まれている

ととを特徴とする特許請求の·範囲第 / 項記載のパ ツフア・メモリ基層。

ュ 発明の詳細な説明

[発明の技術分野]

この発明はパツフア・メモリ装置に関するもの であり、特に、迫い出すべきプロックを予測して おき、プロック交換のさいのオーバヘッドを呼吸 できるようにされたパッファ・メモリ毎世に関す るものである。

〔 従来技術〕.

電子計算機を中心とする情報処理システムにお いては、大容量の主メモリ装置(MMA)と演算処理 典価(BXV)との間に、記憶容量はμμより小さ いが、MMよりも高速にアクセスすることのでき るパツフア・メモリ鉄倣(HBBキャッシュと呼ば れることもある)を設け、XMK記憶されている 情報の一部の写しを予めHBBに格納しておき、 BXUは、通常は、この H S B だけをアクセスする ことにより情報処理の高速化がはかられている。 BXUによつて実行されているプロクラムからみた

分間昭61-16348(2)

ときには、このパッフア・メモリ経費またはキャッシュはトランスペアレントなものであり、プログラムは、これを直接的にはアクセスすることができないようになつているのが普通である。このようなキャッシュの一典型として、ストア・イン方式のものが知られており、その構成例が飲り図に示されている。

この第 / 図において、(/)は EXU. (対は HSB、(3) は M M 、(4)は T ドレス・ T レイ (AA) であつて、 H B B(2)に M M (3)のデータの写しが格約されている か否かについての T ドレス情報を保持するための もの。(3)は H S B パス 級 であつて、 H S B(3)を T クセ スする T ドレス 情報と B X U(/)からの スト T データ や H S B(3)からの フェッチデータを 転送する ための もの。(4)は H S B(3)と M M (3)との 間で情報 転送を行 うための M M パス級、そして、(7)は H S B(3)を T ク セスする H S B T ドレス級 である。

このような装置においては、通常は、MM(J)に配 健されている情報は遊数個のプロックに分けられ、 各プロックの写しを FBB(J)に格納するようにされ るものである。このような場合には、MM(J)内の情報が日8日(J)のいずれの個所に格納されているか A A を表わすアドレス情報が MM(S)に格納されている。 なお、前配プロンクは数ワード〜数+ワードの大 きさのものであり、また、前配人A(S)のアドレス情報は通常はエントリと呼ばれている。

次に、この第1図に示されている袋盤の動作に ついて説明する。

BXU(/)からのアクセス要求(ストア又はフェッチ)が発生すると、アクセスのためのアドレス、データ情報が BXU (/)から H 8 B K A 級 (が) 経由 で B8 E (4) および A A (*) に 転送される。A A (*) では、アクセス すべきデータが H 8 B (3) に 存在するかどうかが 照会される。そして、H 8 B (3) に必要なデータが存在している場合は、 H 8 B T ドレス 綾 (7)を介して H 8 B (4) 内の前配必要なデータがアクセス(ストア又はフェッチ)される。

これに対して、必要なデータが H 8 B(3)に存在しない場合は、 H 8 B(3)と M M(3)との関で M M パス級(4)を介してプロックの交換が行われる。このとき、

HBB(3) に空き領域が存在しない場合はHBB(3)内の最も使用されなかつたブロックがMM(3)からHBB(3)へ続され、目的とするブロックがMM(3)からHBB(3)へ続される。このブロック入れ換えは、良く知られているLRU方式により行われる。そして、HBB(3) に空き領域がある場合は、その空き領域に目的とするブロックがMM(3)からHBB(3)へ転送される。その後目的とするプロックのデータがHBBパス級(5)を介してEXT(1)へ転送される。

ところで、通常、プログラムが走行している状態では、H8B(4) に空き領域が存在する確率は低いものである。従つて、通常の動作状態では、K8B(4) 内の最も使用されなかつたプロックが MM(J) へ追い出され、目的とするフロックが MM(J) から B8B(4) へ転送されるプロック交換動作が発生する。/ブロックは通常数ワード~数十ワードから構成ででれており、また、プロック交換作業は巫太処理でれており、また、プロック交換作業は巫太処理で行われるため、相当なオーバヘッドが生じ、更にはシステム性能が低下する要因となる。

従来のパツフア・メモリ装置は、以上のように

構成され、動作するものであるために、HBBに必要なデータが存在しない場合には、HBBのブロックをまず追い出してMMから目的とするブロックを転送する遅次型ブロック交換のやり方がとられており、HBBのブロック追い出しのためのオーバへンドが生じ、システム性能が低下するという欠点があつた。

(発明の概要)

この発明は上記のような従来のものの欠点を除去するためになされたもので、ブログラムの遊行 透視で不要とされるHSBのブロックを予測し、とのブロックの追い出し準備をしておくことにより、ブロック交換の必要が生じた時の、古いHSBブロック違い出しのオーパヘッドを軽減することのできるようにされたパッファ・メモリ装置を提供することを目的としている。

以下、この発明の突施例を図について説明する。 第2図はAA(I)のアドレス情報、ずなわちエント りの構成を扱わすエントリ構成図であり、この中 で、ADは実アドレス情報、PIDはブロクラム歳

沿周昭61-16348(3)

別子、Vはそのエントリが有効かどうかを扱わす 有効性フラグ、Bはそのエントリで指示される領 域は、プログラムで使用されておらず、MM(J)へ の追い出しがいつでも可能な状態にあることを扱 わすスタンパイフラグである。なお、PIDには、 例えばテーブルアドレス変換におけるBTO(セグ メント テーブル オリジン)が割当てられるものである。

第3図は、この発明の実施例の要部を示すプロック図であつて、年/図と同一符号は同一又は相当部分を示す。この第3図において、(『a)~(『d)は人人(*)からのAA出力信号線、(*)は現在実行中のプログラム識別子(CPIDレジスタ(*)から出力されるCPID出力信号線、(//a)~(//d)はA人出力信号線(『a)~(//d)はA人出力信号線(『a)~(//d)はA人出力信号線(「a)~(//d)から出る一致出力信号線、(//a)~(//d)から出る一数出力信号線、(//a)~(//d)から成み出された情報をセットするためのAA

データレジスタ、 (/ * a) ~ (/ * d) は A A データレジスタ (/ 3 a) ~ (/ 3 d) からの A A データレジスタ出力信号額、 (/ 3 a) ~ (/ 3 d) は A A データレジスタ (/ 3 a) ~ (/ 3 d) 内の S フラクから出力される信号のための S フラク信号級、 (/ 4) は B フラク信号級 (/ 4) は B フラク信号級 (/ 4) は B フラク (/ 4) は B フラク (/ 4) からの B フラグ (/ 4) は B フラグ (/ 4) からの B フラグ (/ 4) は B フラグ (/ 4) からの B フラグ (/ 4) からの B フラグ (/ 4) は B フラグ (/ 4) からの B フラグ (/ 4) は B フラグ (/ 5) がらの C とり といっているためのセレクタ、 (/ 7) は セレクト するためのセレクタ、 (/ 7) は セレクタ 出力級 (/ 7) 上のデータを保持するスタンパイレジスタ (8 B F) である。

なお、こゝでは、説明の便宜上、AA(引は《個の列A、B、C、Dから构成されているとする。 次に、このような構成をもつこの発明の実施例 について、その動作を説明する。任意所望のブログラムが実行されていくにつれて、AA(引がアクセスされ、その各列(A~D)の内容(エントリ) がAA出力信号級(8a)~(8d)に競み出されて、

当数エントリ中のPIDと CPID出力信号線 (10) の現在実行中のプログラム級別子 (CPID)とが比較器 (11点)~(11点)化よつて比較される。この比較の結果として、一致出力信号線 (11点)~(11点)上に一致信号が出力された場合、対応する人人レジスタ (13点)~(11点)内の 8 フラグをリセット (8 = 0) が出力されない場合は、対応のする人人データレジスタ (11点)~(11点)内の 8 フラグをセット (8 = 1) する。この場合、エリッグをセット (8 = 1) する。この場合、エリッグをセット (8 = 1) する。この場合、エリッグをセット (8 = 1) する。この場合、エリングをセット (8 = 1) する。この場合、エリングをといる。

このようにして8フラグの所要のセット、リセット操作が完了すると、この状態を扱わす信号は8フラグ信号線(/ja)~(/jd)経由で8フラグ検知回路(/4)に送られる。8フラグ検知回路(/4)においては、この受入れた信号に基づいて、AAデータレジスタ(/ja)~(/jd)の中で8フラグがリセットされているものをセレクトする為

の信号を作成し、この信号は S フラク制即数 (17)を介してセレクタ (18) に送られる。そして、セレクタ (18) においては、 A A データレジスタ出力信号線 (18a) ~(19d) の中の 1本がセレクトされた信号線上の信号はセレクタ出力線 (19) により BBR (20) に送られる。このとき、 BBR (20) が動作中でなければ、セレクタ出力線 (19)上のデータは BBR (20) にセットされる。これと同時に、セットした BBR (20) にセットされる。これと同じエントリ情報の V ピットは リセットされ、 A データ出力線 (19a)~(19d) 経由で A A (4) に 替戻される。これにより BBR (20) にセックス集の必要が生じた場合に利用されることになる。

そして、SBR(10) K セットされたデータに対 応するデータが R S B(1) から N み出されて、 M M (3) に転送される。この場合、転送動作は B X U(1) から B S B(1) へのアクセス動作とは 関係に 並行して実行 される。また、 S B R(10) が 動作中の場合には、 A 人 データレジスタ出力線 (14a) ~(14d) 鮭由 でそのままAA(4) に客戻される。そのままAA(4) に客き戻されたエントリ情報は BBR(20)の動作が完了し次の追い出し動作が可能になるまで V=/。Bロ/としてAA(4)に存在することになる。

そして、V=1.B=1の状態にあるエントりは SBR(10)の動作が記了した時点で次に実行されることになる。

なお、BBR(10)の動作とEXTUIからのアクセス動作とは改立して行われる。また、上配実施例ではAAの構成なり列のものとして説明されたが、これに限られるものではない。

〔発明の効果〕


以上のように、この発明によれば人人のエントリにブロクラム歳別子、8フラグを設定し、キャックデータを主メモリ装置側に追い出しておくように構成したので、ブロック交換動作時のオーバットが少なくなり従つてキャッシュまたははパップ・メモリ装置の使用効率が高まり、更には情報の理システム金体の効率が向上するという効果が

ある。

« 図面の簡単な説明

年/図は一般的なパッファ・メモリ要数を示す プロック図、解 4 図はこの 発明の実施例において 用いられる アドレス・アレイのエント り 解成を 表 わすフォーマット 図、 第 3 図はこの 発明の実施例 の 段 都 棟成を 示す プロック 図 である。

なお、各図中、何一符号は何一、又は相当部分 を示す。



-292-